(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出期公開番号

特開平5-291842

(43)公開日 平成5年(1993)11月5日

(51)Int.CL5		識別記号	庁内整理番号	FΙ			技術製	示值所
H03F	3/21		8836 - 5 J					
	3/193		7436—5 J					
	3/60		8836-5 J					
H 0 4 B	7/26	L	8942-5K					
					審査請求	未請求	請求項の数 2(全	7 頁)

(21)出頻番号

特類平4-113122

(22)出頭日

平成4年(1992)4月6日

(71)出題人 592097163

ギガテック株式会社

群馬県群馬郡豫名町大字下旦見942—1

(72)発明者 牛湟 隆之

群馬県群馬郡榛名町大字下旦見942-1

ギガテック株式会社内


(74)代理人 弁理士 佐藤 隆久

(54)【発明の名称】 電力回路

(57)【要約】

【目的】ディジタルモードに必要なリニアリティを確保 しつつアナログモードにおける高い効率を維持できるア ナログ・ディジタル共用の電力回路を実現する。

【構成】所定周波数帯域の信号を所定の利得をもって増 幅する電力増幅回路!と、電力増幅回路!の出力端に接 続されたコンデンサCzeと、このコンデンサCzeに接続 されたPINダイオードDzoとを有するスイッチング回 路2とを設け、コンデンサC2.eとPINダイオードD2. の接続点に、所定の弯圧の切替信号V、、を印加して、P !NダイオードDzaをオンまたオフさせる。これによ り、電力増幅回路1の出力端から効率のよいアナログ用 電力またはリニアリティの良好なディジタル用電力を選 択的に出力する。



【特許請求の範囲】

【 請求項 1 】 所定国波敖帯域の信号を所定の利得をも って増幅する電力増幅回路と、

上記電力増幅回路の出力端に接続されたコンデンサと、 このコンデンサに接続されたPINダイオードとを有す るスイッチング回路とを備え、

上記コンデンサと上記PINダイオードの接続点に、上 記PINダイオードをオンまたはオフさせる弯圧を印加 して、上記電力増幅回路の出力増から効率のよいアナロ グ用電力またはリニアリティの良好なディジタル用電力 10 ル共用の電力回路を提供することにある。 を選択的に出力するようにしたことを特徴とする電力回

【請求項2】 上記コンデンサとPINダイオードの接 統点に、上記閣波数で規定される波長入の入/4または 同等の長さを有するストリップライン。このストリップ ラインの他端に接続された抵抗を介して、上記PINダ イオードをオンまたはオフさせる制御電圧が印加される 請求項1記載の電力回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、移動体通信などに適用 されるアナログ・ディジタル共用の電力回路に関するも のである。

[0002]

【従来の技術】移動体運信。たとえばセルラー方式に代 表される自動車電話の分野では、アナログ通信からディ ジタル通信へと移行されつつあり、信号処理方式として は周波数変調方式 (FM; FREQUENCY MODULATION) から 位相変調方式(PM:PHASE MODULATION)による時分割 ESS) が採用されるようになっている。

【0003】したがって、自動車電話などの移動体通信 機における電力回路もアナログ方式からディジタル方式 へと移行しつつあるが、アナログ式セルラー方式とディ ジタル式セルラー方式を併用するなど通信方式などにお いてアナログとディジタルを併用するアナログ・ディジ タル共用の電力回路を備えた移動体通信機が必要な場合 がある。このような移動体通信機の従来のディジタル用 電力回路は、広いリニアリティを確保するために、A級 出力電力の線形領域にて動作させる。一方、アナログ用 電方回路では、ディジタル通信ほどのリニアリティは必 要としないが、移動体通信においてはバッテリを電力源 とするため、その消費電力を最小にさせるために高い効 率が要求される。以上の二律背反する要求を満足させる ため、従来はディジタル用電力回路とアナログ用電力回 路とを設け、これらを切り替えて使用するという試みが なされている。

[0004]

【発明が解決しようとする課題】しかしながら、上述し、50 P。...から出力する。

たようにディジタル用電力回路とアナログ用電力回路と を併用する方式では、二つの電力回路が必要で、装備さ

れる通信機などの装置の高価格化および大型化を招くと

いう問題がある。

【0005】本発明は、かかる事情に鑑みてなされたも のであり、その目的は、ディジタルモードに必要な広範 囲なリニアリティを確保し、アナログモードにおける高 い効率を推持でき、しかも装備される装置の低価格化、 **小型化並びに低消費電力化を図れるアナログ・ディジタ**

[0008]

【課題を解決するための手段】上記目的を達成するた め、本発明の電力回路では、所定周波敷帯域の信号を所 定の利得をもって増幅する電力増幅回路と、上記電力増 幅回路の出力端に接続されたコンデンサと、このコンデ ンサに接続されたP!Nダイオードとを有するスイッチ ング回路とを備えた。

【0007】また、本発明の電力回路では、上記コンデ ンサとPINダイオードの接続点に、上記園波数で規定 26 される波長の入/4または同等の長さを有するストリッ プライン、このストリップラインの修鑑に接続された抵 抗を介して、上記PINダイオードをオンまたはオフさ せる副御電圧が印加されるようにした。

1000081

【作用】本発明によれば、コンデンサとP!Nダイオー ドの接続点に、所定のオン・オフ電圧が印加されて、P INダイオードがオンまたオフされる。 これにより、弯 力増幅回路の出力増から効率の高いアナログ用電力また は広いリニアリティのディジタル用電力が選択的に出力 多重接続方式(TDMA;TDME DIVISION MULTIPLE ACC 30 される。また、コンデンサを挿入したことにより、アナ ログモートにおける効率が高く維持される。

> 【0009】また、本発明によれば、所定の国波数で規 定される波長の入/4または同等の長さを有するストリ ップライン、とのストリップラインの他端に接続された 抵抗を介して、PINダイオードをオンまたはオフさせ る制御電圧が、コンデンサとPINダイオードの接続点 に印加される。

[0010]

【実施例】図1は本発明に係る電力回路の一実施例を示 またはAB級の電力増幅回路を飽和出力電力より小さな 40 すブロック構成図、図2は図1の詳細な回路図で、図 中、1は電力増幅回路、2はスイッチング回路をそれぞ れ示している。

> 【0011】電力増幅回路1は、図1に示すように、第 1の広帯域高層波増幅部(以下、第1の増幅部という) Q1と第2の広帯域高周波増幅部(以下、第2の増幅部 という)Q2が直列に接続されて機成され、入力電力を 所定の利得をもって、電力として要求されるレベルまで 増帽する。具体的には、たとえば入力端子P.。に入力し た電力3 d B m を約3 0 d B m 以上に増幅して出力端子

【0012】第1の増幅部Q1は、図2に示すように、 高周波電界効果トランジスタ(以下、単に電界効果トラ ンジスタという) FET1. コイルしょ。、L.,. コンデ ンサC.。~C.、および抵抗R.、、R.、により構成されて いる。電界効果トランジスタFET1のゲートGは入力 鑑子P1。 およびコイルしょの一端と接続されている。 コイルし、の他端はコンデンサC、の一方の電極、抵抗 RioおよびRioの一端に接続されている。コンデンサC 。の他方の電極および抵抗R.、の他端は接地され、抵抗 R.。の他端はゲート電源電圧Vgに接続されている。ま 10 た。電界効果トランジスタFET1のソースSは接地さ れ、ドレインDはコイルしょの一端と接続され、コイル L.,の他蟾はドレイン電源電圧Va,およびコンデンサC "の一方の電極と接続され、コンデンサC.。の他方の電 極は接地されている。さらに、電界効果トランジスタド ET1のドレインDとコイルL..の一端との接続中点は コンデンサC. およびカップリングコンデンサC. の一 方の電極に接続され、コンデンサC...の他方の電極は接 地されている。また、コンデンサC.,の他方の電便はコ の他方の電極は接地されている。

【0013】第2の増幅部Q2は、図2に示すように、 高周波電界効果トランジスタ(以下、単に電界効果トラ ンジスタという) FET2、コイルし... し... コンデ ンサC.,~C.,および抵抗R.,,R.,により構成されて いる。電界効果トランジスタFET2のゲートGは、第 1の増幅部Q1のカップリングコンデンサC,,とコンデ ンサC、、との接続中点およびコイルしいの一端と接続さ れている。コイルし、の他端はコンデンサロ、の一方の ンデンサC..の他方の電極および抵抗R..の他端は接地 され、抵抗Rioの他端はゲート電源電圧Vgに接続され ている。また、電界効果トランジスタFET2のソース Sは接地され、ドレインDはコイルしいの一端と接続さ れ、コイルし、この他端はドレイン電源電圧V。これよびコ ンデンサC。の一方の電極と接続され、コンデンサC。。 の他方の電極は接地されている。さらに、電界効果トラ ンジスタFET2のドレインDとコイルしょの一端との 接続中点はコンデンサC.,およびカップリングコンデン サC14の一方の電極に接続され、コンデンサC1,の他方 40 の電極は接地されている。また、カップリングコンデン サC.。の他方の電極はコンデンサC.。の一方の電極およ び出力端子P。、、と接続され、コンデンサC。。の他方の 電極は接地されている。

【0014】スイッチング回路2は、電力増幅回路1の 出力端に接続され、モード切替總子Ts,、への切替信号V s。の入力レベルに応じて、電力増幅回路1の出力端、す なわち出力端子P。、から効率のよいアナログ用電力ま たはリニアリティの良好なディジタル用電力を選択的に の出力制御を行う。

【0015】スイッチング回路2は、図1および図2に 示すように、インピーダンス可変用コンデンサCzo, バ イパス用コンデンサCyp. P!NダイオードDyo. 出力 蝎子P。。。に出力される電力の周波敷 f の波長λの入/ 4の長さまたは同等の長さのストリップラインしょ。およ び消費電流を制限する抵抗R」。により構成されている。 具体的な接続は、コンデンサCxxの一方の電極は、電力 増帽回路 1 のコンデンサC 1 の一方の電極と出力端子 P 。。。、との接続中点と接続され、他方の電極はPINダイ オードDス。のカソードおよびストリップラインしょ。の一 端と接続されている。また、P!NダイオードDioのア ノードは接地され、ストリップラインしょ。の他端はコン デンサC、、の一方の電極および抵抗R、。の一端と接続さ れている。さらに、コンデンサC」、の他方の電極は接地 され、抵抗Rzeの他端はモード切替備子Tsmと接続され ている。

【0018】以上の構成を有するスイッチング回路2 は、モード切替端子丁。への所定レベル、具体的には、 ンデンサC.,の一方の電極と接続され、コンデンサC.。 20 アナログモード時には、PINダイオードD.。をオンに 維持させるため、PiNダイオードDzeのアノード電 位、すなわち0 V以下、たとえば-4 Vで、ディジタル モード時には、PINダイオードDzoをオフに維持させ るため、PINダイオードD。のアノード電位より十分 高い電圧、たとえば+5.8Vである切替信号V,,の入 力状態に応じてPINダイオードDェをオンとオフの状 態に切り替え、これによりコンデンサC1.を接地レベル に対してオン・オフさせて、出力蝸子P。。。 とグランド との間のインビーダンスを変更可能とし、P!Nダイオ 電飯、抵抗R.,およびR.,の一嶋に接続されている。コー30 ードD.,がオンのとき出力端子P..。から効率のよいア ナログ用電力を出力させ、また、PINダイオードD. がオフのときリニアリティの良好なディジタル用電力を 出力させ、モードに応じて選択的に出力させるように整 成されている。

> 【0017】次に、上記構成による動作を説明する。た とえば、国波数f=824MHzの信号波が所定電力5 m▽程度で入力端子P」。に入力されると、電力増幅回路 1の第1の増幅部Q1の電界トランジスタFET1によ り所定の増幅作用を受けた後、さらに第2の増帽部Q2 の電界トランジスタFET2により所定の増幅作用を受 けて電力増幅回路1から、たとえば1~2 ▼程度の電力 が出力される。

【0018】このとき、ディジタルモード時には、切替 信号V。が+5.8Vのハイレベルでモード切替備子丁 suに入力される。これにより、PINダイオードD,,の カソードが接地電位より高くなりPINダイオードD, がオフ状態となって、出力端子P。。。とグランドとの間 のインピーダンスがコンデンサCxx、ストリップライン LzoおよびコンデンサCzoで規定されるインピーダンス **出力させるようアナログモード時とディジタルモード時 50 となる。その結果、本電力回路の出力として大きな飽和**

出力電力が得られるようになり、所定の効率を維持しな がら広範囲のリニアリティが確保され、広い線形領域に てディジタル動作が可能な電力を提供する。

【0019】一方、アナログモード時には、切替信号V suが-4Vのローレベルでモード切替備子Tsuに入力さ れる。これにより、P!NダイオードD,のカソードが 接地電位より低くなり、PINダイオードDaeがオン状 療となって、出力絶子P。。ことグランドとの間のインビ ーダンスがコンデンサCzeの静電容量のみとなる。その い効率の電力を提供でき、図示しない後段の回路は触和 領域にてアナログ動作するようになる。

【0020】なお、本例の場合、スイッチング回路2で 使用されるコンデンサCze、Cziの容量および抵抗Rze の抵抗値は、たとえばコンデンサCzcの容量が3pF、 コンデンサC1の容量が1000pF.抵抗R2の抵抗 値が1kQにそれぞれ設定される。

【0021】以上のように、本電力回路では、ディジタ ルモード時およびアナログモード時で、スイッチング回 路2のスイッチング動作により動作領域を変化させて、 ディジタルモード時に必要な広範囲のリニアリティを確 保しつつ、アナログモード時の効率を高いレベルに維持 することができ、また、出力総子からモードに応じた億 号波が約1Vの電力をもって出力される。

【0022】図3~図5は、図1および図2に示す電力 回路の特性例を示している。図3はディジタルモード時 の出力電力と相互変調ひずみ(IMD:INTERNEDULATIO N DISTORTION) との関係を示すグラフ、図4はディジタ ルモード時の入力電力と出力電力P。および効率nとの 関係を示すグラフ、図5はアナログモード時の入力電力 30 と出力電力P。および効率のとの関係を示すグラフであ る。図3に示すような、リニアリティの評価としての3 次、5次、7次についてのIMD特性を得るためには、 飽和出力電力を伸ばし線形領域にて動作させなければな ちないため、本電力回路におけるディジタルモードで は、図4に示すように、入力電力3 d B mで出力電力+ 30 d B m時の効率がはほぼ35%程度にすぎない。し かし、この場合、広いリニアリティが確保されている。 ことで、スイッチング回路2のモード切替蝸子Tsaに切 替信号Vょっを-4Vのローレベルで入力させてディジタ 40 1…電力増幅回路 ルモードからアナログモードに切り替えると、上述した ように飽和領域で動作することになるため、入力電力3 dBmで出力電力+30dBm時の効率のはほぼ45% に向上する。

【0023】また、図6は、周波数f=824MH2、 国波数間隔△ f = 10 k H 2 の 2 波の信号波を入力した ときの本電力回路の 1 W出力時の i M D特性を示す図 で、横輪は国波数を、縦軸は相対出力をそれぞれ示して いる。図6からわかるように、本電方回路によれば、! MD特性が良好な出力を得ることができる。

【0024】以上説明したように、本実施例によれば、 ディジタルモードで必要なリニアリティを確保しつつ、 アナログモードでの効率を高いレベルに維持することが できアナログ・ディジタル共用の自動車などに適用可能

【0025】なお、本真鋸倒では、特定的な例示とし て、主としてアナログ・ディジタル併用セルラー方式に 適用する電力回路について説明したが、本発明の電力回 路の適用範囲は、移動体通信に限定されるものではな 結果、本電力回路の出力として小さな飽和出力電力で高 10 い。また、本実能例では、スイッチング回路2のスイッ チング案子として高周波特性に優れたPINダイオード D.。を用いたが、特に高速性などを要求されない装置の 電力回路として用いる場合には、他のダイオードを用い ることができる.

[0026]

【発明の効果】以上説明したように、本発明によれば、 アナログ・ディジタル共用の電力回路における電力増幅 回路の出力鑑に接続されたコンデンサと、このコンデン サに接続されたP!Nダイオードとを有するスイッチン 29 グ国路のスイッチングにより、ディジタルモードで必要 な広範囲なリニアリティを確保しつつ。アナログモード での効率を高いレベルに維持することができる。また、 二つの電力回路を必要としないため、装備される装置の 低価格化、小型化並びに低消費電力化を図れ、ディジタ ルモードとアナログモードとをスイッチングできる。 【図面の簡単な説明】

【図1】本発明に係る電方回路の一実施例を示すプロッ

【図2】図1の電力回路の詳細な回路図である。

【図3】ディジタルモード時の出力電力と相互変調ひず みとの関係を示すグラフである。

【図4】 ディジタルモード時の入力電力と出力電力およ び効率との関係を示すグラフである。

【図5】アナログモード時の入力電力と出力電力および 効率との関係を示すグラフである。

【図6】園波数!=824MH2、周波数聞陽△!=1 OkH2の2波の健号波を入力したときのIMD(相互 変調ひずみ)特性を示す図である。

【符号の説明】

Q1…第1の広帯域高周波増幅部

FET!…高周波電界効果トランジスタ

Lie. Limain

C.o~C.o…コンデンサ

R1e. R11…抵抗

Q2…第2の広帯域高周波増幅部

FET2…高周波電界効果トランジスタ

L.z. L.,…コイル

C.,~C.,…コンデンサ

50 R.J. R.J.··抵抗

7

2…スイッチング回路

Cze…インピーダンス可変用コンデンサ

C2,…バイパス用コンデンサC2:

Dzo…PINダイオード

Lze…ストリップライン

* R.。…抵抗

T,"…モード切替總子

P.a···入力蝎子

P。... …出力端子

Ⅴ,"…切替信号

[図1]

(5)

